发明名称 |
一种基于FPGA架构的静态底图控制方法及其装置 |
摘要 |
本发明公开了一种基于FPGA架构的静态底图控制方法及其装置,静态底图控制方法包括:FPGA将MCU传输的图片数据写入nandflash内存中;当底图显示功能开启后,FPGA从nandflash内存中读取图片数据,并写入DDR3存储器中;FPGA从DDR3存储器中读取整幅图的图片数据,并成帧地发送至显示端显示。本发明通过MCU和FPGA的控制方式提高了控制的灵活性,即能实现像素点对点显示8K及以上图片的功能,又能降低成本;通过设置nandflash内存和DDR3存储器能扩大存储空间,能存储多张图片,支持拼接显示分辨率从64*64至8K及以上的超大特大图片。 |
申请公布号 |
CN105373362A |
申请公布日期 |
2016.03.02 |
申请号 |
CN201510840277.X |
申请日期 |
2015.11.27 |
申请人 |
深圳市创维群欣安防科技有限公司 |
发明人 |
张羽;黄科杰;杨泽钰;胡朝晖;张鑫 |
分类号 |
G06F3/14(2006.01)I |
主分类号 |
G06F3/14(2006.01)I |
代理机构 |
深圳市君胜知识产权代理事务所 44268 |
代理人 |
王永文;刘文求 |
主权项 |
一种基于FPGA架构的静态底图控制方法,其特征在于,包括:FPGA将MCU传输的图片数据写入nandflash内存中;当底图显示功能开启后,FPGA从nandflash内存中读取图片数据,并写入DDR3存储器中;FPGA从DDR3存储器中读取整幅图的图片数据,并成帧地发送至显示端显示。 |
地址 |
518031 广东省深圳市福田区华强北现代之窗大厦A座08G |