| 发明名称 | 半导体结构及其制造方法 | ||
| 摘要 | 本发明提供一种半导体结构的制造方法，包括：a）在半导体衬底上形成栅极堆叠，并去除栅堆叠两侧的部分衬底；b）在所述栅极堆叠及其下方的衬底的部分的侧壁上形成侧墙；c）在栅极堆叠两侧的衬底中形成掺杂区，并形成覆盖整个半导体结构的第一介质层；d）在栅极堆叠的宽度方向上选择性去除部分栅极堆叠以及部分第一介质层，形成沟道区开口及其两侧的源漏区开口；e）在沟道区开口的侧壁上形成高k介质层；f）外延生长形成连续的跨沟道区开口和源漏区开口的鳍结构。相应的，本发明还提供一种根据上述方法制造的半导体结构。本发明能够简单、高效地形成用于隔离栅极堆叠和源/漏区的高质量侧墙。 | ||
| 申请公布号 | CN103515232B | 申请公布日期 | 2016.03.02 |
| 申请号 | CN201210206401.3 | 申请日期 | 2012.06.18 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 梁擎擎;钟汇才;朱慧珑;赵超;叶甜春 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种半导体结构的制造方法，包括：a)在半导体衬底(100)上形成栅极堆叠，并去除栅极堆叠两侧的部分衬底；b)在所述栅极堆叠及其下方的衬底(100)的部分的侧壁上形成侧墙(230)；c)在栅极堆叠两侧的衬底中形成掺杂区(110)，并形成覆盖整个半导体结构的第一介质层(300)；d)在栅极堆叠的宽度方向上选择性去除部分栅极堆叠以及部分第一介质层(300)，形成沟道区开口(211)及其两侧的源漏区开口(212)；e)在沟道区开口(211)的侧壁上形成高k介质层(240)；f)外延生长形成连续的跨沟道区开口(211)和源漏区开口(212)的鳍结构(250)。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||