发明名称 集成电路和形成该集成电路的方法
摘要 在描述的示例中,集成电路(100)包括具有第一导电类型、逻辑区和存储器区的衬底(110)。沟槽隔离结构(112)接触衬底(110)。逻辑晶体管(114)具有:接触且位于衬底(110)的逻辑区上的逻辑栅极电介质(126);和接触且位于逻辑栅极电介质(126)上的逻辑栅极(130)。存储器晶体管(116)具有:接触且位于衬底(110)的存储器区上的存储器栅极电介质(146);和接触且位于存储器栅极电介质(146)上的存储器栅极(150)。电阻器(118)接触且位于沟槽隔离结构(112)上。电阻器(118)具有掺杂浓度,其基本上等于存储器栅极(150)的掺杂浓度且基本上小于逻辑栅极(130)的掺杂浓度。
申请公布号 CN105378935A 申请公布日期 2016.03.02
申请号 CN201480040236.6 申请日期 2014.07.16
申请人 德克萨斯仪器股份有限公司 发明人 H·S·帕尔;E·艾舒恩;S·S·艾博特
分类号 H01L29/792(2006.01)I;H01L21/8232(2006.01)I 主分类号 H01L29/792(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵志刚;赵蓉民
主权项 一种集成电路,其包括:衬底区,其具有第一导电类型、逻辑区和存储器区;沟槽隔离结构,其接触所述衬底区;逻辑晶体管,其具有:接触且位于所述衬底区的所述逻辑区的逻辑栅极电介质;和接触且位于所述逻辑栅极电介质上的逻辑栅极,所述逻辑栅极具有掺杂浓度;存储器晶体管,其具有:接触且位于所述衬底区的所述存储器区上的存储器栅极电介质;和接触且位于所述存储器栅极电介质上的存储器栅极,所述存储器栅极具有掺杂浓度;和电阻器,其接触且位于所述沟槽隔离结构上,所述电阻器具有的掺杂浓度基本上等于所述存储器栅极的所述掺杂浓度且基本上小于所述逻辑栅极的所述掺杂浓度。
地址 美国德克萨斯州