| 发明名称 | 三维半导体器件及其制造方法 | ||
| 摘要 | 一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括：沟道层堆叠，沿垂直于衬底表面的方向分布；多个绝缘层与多个栅极导电层，沿着沟道层堆叠的侧壁交替层叠；栅极介质层，位于多个栅极导电层与沟道层堆叠的侧壁之间；漏极，位于沟道层堆叠的顶部；源极，位于多个存储单元的相邻两个存储单元之间的衬底中；其中，最下层的绝缘层具有钝化或圆化的角部。依照本发明的三维半导体存储器件及其制造方法，对底部晶体管的尖角进行钝化或圆化，抑制局域电场增强效应而使得底部晶体管栅介质电场均匀分布，从而提高可靠性。 | ||
| 申请公布号 | CN105374826A | 申请公布日期 | 2016.03.02 |
| 申请号 | CN201510685648.1 | 申请日期 | 2015.10.20 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 霍宗亮;叶甜春 |
| 分类号 | H01L27/115(2006.01)I;H01L29/10(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人 | 陈红 |
| 主权项 | 一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括：沟道层堆叠，沿垂直于衬底表面的方向分布；多个绝缘层与多个栅极导电层，沿着沟道层堆叠的侧壁交替层叠；栅极介质层，位于多个栅极导电层与沟道层堆叠的侧壁之间；漏极，位于沟道层堆叠的顶部；源极，位于多个存储单元的相邻两个存储单元之间的衬底中；其中，最下层的绝缘层具有钝化或圆化的角部。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3# | ||