发明名称 |
标准单元、半导体器件以及标准单元的布局和布线方法 |
摘要 |
本发明提供标准单元、半导体器件以及标准单元的布局和布线方法。将使得具有多个标准单元的半导体器件的芯片面积更小。半导体器件包括第一标准单元和第二标准单元。第一标准单元包括扩散区域、与扩散区域相对的功能器件区域以及金属层。第二标准单元包括与该扩散区域连续的另一扩散区域、与该另一扩散区域相对的另一功能器件区域以及形成在另一扩散区域与另一功能器件区域之间的又一扩散区域。金属层与该另一功能器件区域通过扩散区域电耦合在一起。 |
申请公布号 |
CN102237362B |
申请公布日期 |
2016.03.02 |
申请号 |
CN201110120289.7 |
申请日期 |
2011.05.06 |
申请人 |
瑞萨电子株式会社 |
发明人 |
大村浩史 |
分类号 |
H01L27/04(2006.01)I;H01L23/528(2006.01)I;H01L21/82(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L27/04(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;董典红 |
主权项 |
一种半导体器件,包括形成在半导体衬底的表面之上的第一标准单元和第二标准单元,其中所述第一标准单元包括:带状第一杂质扩散区域,形成在所述半导体衬底的表面之上;第一功能器件区域,形成在所述半导体衬底的表面之上并且与所述第一杂质扩散区域相对;以及第一金属层,布置在所述半导体衬底的表面之上,并且包括在所述第一杂质扩散区域上方延伸并且沿着所述第一杂质扩散区域延伸的第一干线部分以及从所述第一干线部分朝着所述第一功能器件区域的上方延伸的第一延伸部分,其中所述第二标准单元包括:带状第二杂质扩散区域,形成在所述半导体衬底的表面之上并且与所述第一杂质扩散区域连续;第二功能器件区域,形成在所述半导体衬底的表面之上并且与所述第二杂质扩散区域相对;以及用于耦合的杂质扩散区域,形成在所述半导体衬底的表面之上的所述第二杂质扩散区域与所述第二功能器件区域之间,以将所述第二杂质扩散区域与所述第二功能器件区域相互电耦合,并且其中所述第一金属层和所述第二功能器件区域通过所述第一干线部分、所述第一杂质扩散区域、所述第二杂质扩散区域以及所述用于耦合的杂质扩散区域而电耦合在一起,其中所述第一金属层的所述第一干线部分在所述第一杂质扩散区域之上延伸并且沿着所述第一杂质扩散区域延伸,所述第一干线部分具有不到达所述第二杂质扩散区域之上的长度。 |
地址 |
日本东京都 |