半导体结构

摘要

本发明公开了一种降低接触电阻的半导体结构，至少包括基板、埋入式字线、隔离层、多晶硅间隙壁以及接触窗插塞。基板内具有数个沟道。埋入式字线则位于沟道内，其中埋入式字线的顶面低于基板的表面一第一距离。隔离层位于埋入式字线上且其顶面低于基板的表面一第二距离。多晶硅间隙壁则位在隔离层上的沟道的侧壁，以与基板直接接触。接触窗插塞可通过上述多晶硅间隙壁增加与基板的接触面积，进而降低基板与接触窗插塞之间的阻值。本发明能增加基板与接触窗插塞间的接触面积，并藉此降低两者之间的接触电阻。

主权项

一种半导体结构，包括：一基板，具有多数个沟道；多数个埋入式字线，位在所述基板的所述沟道内，且所述埋入式字线的顶面低于所述基板的表面一第一距离；多数个隔离层，分别位于所述埋入式字线上的所述沟道内，且所述隔离层的顶面低于所述基板的表面一第二距离；多数个多晶硅间隙壁，位在所述隔离层上的所述沟道的侧壁，以与所述基板直接接触；以及多数个接触窗插塞，位在所述基板上并分别与所述多晶硅间隙壁与所述基板电性相连。