半导体结构的形成方法

摘要

一种半导体结构的形成方法，包括：提供基底，所述基底表面具有待刻蚀层；在所述待刻蚀层表面形成掩膜层，所述掩膜层暴露出部分待刻蚀层表面；以所述掩膜层为掩膜，对所述待刻蚀层进行等离子体刻蚀，在所述待刻蚀层内形成开口，所述等离子体刻蚀的偏置射频功率源输出的射频信号为脉冲信号，所述脉冲信号的占空比随刻蚀深度的增加而减小，当偏置射频功率源打开时，刻蚀部分待刻蚀层并形成刻蚀口，且所述刻蚀口内具有刻蚀副产物，当偏置射频功率源关闭时，所述刻蚀副产物扩散出所述刻蚀口。采用所述等离子体刻蚀工艺所形成的开口尺寸精确均匀，且形成所述开口的刻蚀速率高。

主权项

一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底表面具有待刻蚀层；在所述待刻蚀层表面形成掩膜层，所述掩膜层材料为无定型碳，所述掩膜层暴露出部分待刻蚀层表面；以所述掩膜层为掩膜，对所述待刻蚀层进行等离子体刻蚀，在所述待刻蚀层内形成开口，所述开口的深宽比大于10:1，所述等离子体刻蚀的偏置射频功率源输出的射频信号为脉冲信号，所述脉冲信号的占空比随刻蚀深度的增加而减小，当偏置射频功率源打开时，刻蚀部分待刻蚀层并形成刻蚀口，且所述刻蚀口内具有刻蚀副产物，当偏置射频功率源关闭时，所述刻蚀副产物扩散出所述刻蚀口；所述等离子体刻蚀工艺包括：在第一时间段内，刻蚀所述待刻蚀层，形成第一子开口，偏置射频功率源输出的脉冲信号具有第一占空比；在第二时间段内，刻蚀所述第一子开口底部，形成第二子开口，偏置射频功率源输出的脉冲信号具有第二占空比，所述第二占空比小于第一占空比；在第三时间段内，刻蚀所述第二子开口底部，形成所述开口，偏置射频功率源输出的脉冲信号具有第三占空比，所述第三占空比小于第二占空比；所述第一占空比为90％～70％，所述第一时间段占形成所述开口总时间的30％～50％；所述第二占空比为70％～50％，所述第二时间段占形成所述开口总时间的20％～40％；所述第三占空比为50％～30％，所述第三时间段占形成所述开口总时间的15％～30％。