| 摘要 |
본 발명의 일 실시형태에 의하면 내부전극 및 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체의 적어도 일면에 형성되며, 상기 내부전극과 전기적으로 접속하는 전극층; 및 상기 전극층 상에 형성되며 복수의 금속 입자와 베이스 수지를 포함하는 전도성 수지층; 을 포함하며, 상기 전도성 수지층 표면부의 탄소에 대한 금속의 질량비를 A, 상기 전도성 수지층 내부의 탄소에 대한 금속의 질량비를 B라고 할 때, A＞B인 적층 세라믹 전자부품을 제공할 수 있다. |
