基于隐藏式沟道负微分电阻的存储器单元

摘要

本发明揭示一种经改善的基于隐藏式晶闸管的存储器单元。在一个实施例中，所述所揭示单元包含隐藏在衬底的体中的导电插塞，所述导电插塞耦合到或包含所述单元的启用栅极。垂直设置在所述隐藏式栅极周围的是晶闸管，其阳极(源极；p型区)连接到位线，且阴极(漏极；n型区)连接到字线。除隐藏式启用栅极以外，所述所揭示单元不再包含例如存取晶体管等其它栅极，且因此其实质上是一个晶体管装置。因此，并且由于晶闸管的垂直设置所提供的便利，当与传统DRAM单元比较时，所述所揭示单元在集成电路上占据少量面积。此外，在其各实施例中，所述所揭示单元制造简单，并易于配置成一单元阵列。

主权项

一种存储器单元，其包含：一导电材料，其形成于衬底中的沟槽中，其中所述沟槽位于两个沟槽隔离结构之间；及经配置以存储二进制数状态的晶闸管，其设置在所述衬底中，并形成在所述导电材料的周围且通过电介质与所述导电材料隔离，所述晶闸管包括阳极和阴极；其中所述阳极与一阵列中的一位线连接，其中所述阴极与所述阵列中的一字线连接，且其中所述导电材料与所述阵列中的使能栅极连接；其中所述晶闸管呈U形形成在所述导电材料的周围。