发明名称 |
用于扩展外围组件互连高速结构的系统和方法 |
摘要 |
一种示例性实施例扩展外围组件互连高速(peripheral component interconnect express,PCIe)装置包含主机PCIe结构,所述主机PCIe结构包括主根复合体。所述主机PCIe结构具有在主CPU上的总线号的第一集合和第一存储器映射输入/输出(memory mapped input/output,MMIO)空间。扩展PCIe结构包含根复合体端点(root complex endpoint,RCEP)作为所述主机PCIe结构的端点的部分。所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。 |
申请公布号 |
CN105359124A |
申请公布日期 |
2016.02.24 |
申请号 |
CN201480036851.X |
申请日期 |
2014.06.28 |
申请人 |
华为技术有限公司 |
发明人 |
卫斯理·邵 |
分类号 |
G06F13/40(2006.01)I |
主分类号 |
G06F13/40(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种扩展外围组件互连高速(peripheral component interconnect express,PCIe)拓扑,其特征在于,包括:主机PCIe结构,包括主根复合体,所述主机PCIe结构具有在主中央处理单元(central processing unit,CPU)上的总线号的第一集合和第一存储器映射输入/输出(memory mapped input/output,MMIO)空间;以及扩展PCIe结构,包括根复合体端点(root complex endpoint,RCEP)作为所述主机PCIe结构的端点的部分,所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。 |
地址 |
518129 广东省深圳市龙岗区坂田华为总部办公楼 |