一种基于FPGA的Camera Link接口实验与开发系统

摘要

本发明涉及一种基于FPGA的Camera Link接口实验与开发系统，属数字逻辑设计与高速数据传输技术领域。本发明包括一块基于FPGA的Camera Link接口实验与开发电路板，所述电路板包括FPGA器件、FPGA周边电路、Camera Link电路、板间I/O接口电路、稳压电源电路，本发明通过Camera Link接口电缆与外部计算机连接，用作学基于FPGA的Camera Link相机控制和Channel Link高速数据传输的嵌入式系统的实验平台或实际CCD相机系统的开发板，还能通过USB下载电缆与计算机连接，用作学FPGA编程及应用技术的实验电路板或实际FPGA应用系统的开发板。

主权项

一种基于FPGA的Camera Link接口实验与开发系统，其特征在于：包括一块基于FPGA的Camera Link接口实验与开发电路板，所述基于FPGA的Camera Link接口实验与开发电路板包括FPGA器件、FPGA周边电路、板间I/O接口电路、Camera Link电路和稳压电源电路；所述的基于FPGA的Camera Link接口实验与开发电路板上的稳压电源电路与外部+5V直流电源连接，FPGA周边电路中的JTAG接口和AS接口通过USB下载电缆连接至外部计算机系统的USB接口，Camera Link电路通过Camera Link电缆连接至外部计算机系统中的Camera Link图像采集卡，板间I/O接口电路连接至外部实验与控制系统；所述FPGA器件内部电路包括片上系统管理与控制电路、片上可编程逻辑电路、NiosⅡCPU、片上PIO电路；片上系统管理与控制电路和FPGA周边电路相连接，同时与片上可编程逻辑电路和NiosⅡCPU相连接，片上可编程逻辑电路分别与NiosⅡCPU和片上PIO电路相连接，片上PIO电路分别与板间I/O接口电路、Camera Link电路相连接；所述Camera Link电路包括CL时钟选择电路、数据缓冲器和Camera Link接口电路；CL时钟选择电路的输入端与FPGA器件上的片上PIO电路的输出端相连接，CL时钟选择电路的输出端连接至Camera Link接口电路中的Channel Link驱动器的时钟输入引脚和电源关断控制引脚；数据缓冲器的数据输入端和通道使能端与FPGA器件上的片上PIO电路的输出端相连接，数据缓冲器的输出端与Camera Link接口电路中的Channel Link驱动器的数据输入端相连接；Camera Link接口电路包括Channel Link驱动器、低压差分信号LVDS收发器件，图像数据上传的Channel Link驱动器采用DS90CR287，LVDS收发器件采用DS90LV048与DS90LV047，Channel Link驱动器和LVDS收发器件通过Camera Link电缆与外部计算机系统中的Camera Link图像采集卡相连。