发明名称 |
基于SiC<sub>x</sub>织构的硅量子点浮栅非易失性存储器及其制备方法 |
摘要 |
本发明公开了一种基于SiC<sub>x</sub>织构的硅量子点浮栅非易失性半导体存储器及其制备方法,包括硅衬底,在硅衬底上掺杂形成的源导电区和漏导电区,以及在源漏之间的载流子沟道上依次生长的隧穿氧化层、电荷存储层、控制栅氧化层及金属栅层;所述电荷存储层包括SiC<sub>x</sub>织构和横纵向均匀分布于SiC<sub>x</sub>织构中的硅量子点。本发明有效利用硅量子点-SiC<sub>x</sub>织构间的隧穿势垒,构成了控制栅氧化层-SiC<sub>x</sub>织构-Si量子点-SiC<sub>x</sub>织构-隧穿氧化层双阶梯势垒电荷存储结构;不仅可实现电荷的有效分立存储,增强电荷保持特性,还允许器件具有更薄的隧穿氧化层,加快了电荷的擦写速度,使存储器的综合性能得到全面提升,并为器件的尺寸进一步缩小提供了技术支持。 |
申请公布号 |
CN103346168B |
申请公布日期 |
2016.02.24 |
申请号 |
CN201310248583.5 |
申请日期 |
2013.06.20 |
申请人 |
华中科技大学 |
发明人 |
曾祥斌;文西兴;文国知;郑文俊;廖武刚;冯枫;曹陈晨 |
分类号 |
H01L29/788(2006.01)I;H01L27/115(2006.01)I;H01L21/336(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L29/788(2006.01)I |
代理机构 |
华中科技大学专利中心 42201 |
代理人 |
朱仁玲 |
主权项 |
一种基于SiC<sub>x</sub>织构的硅量子点浮栅非易失性半导体存储器,其特征在于,包括硅衬底,在硅衬底上掺杂形成的源导电区和漏导电区,以及在源漏之间的载流子沟道上依次生长的隧穿氧化层、电荷存储层、控制栅氧化层及金属栅层;所述电荷存储层包括SiC<sub>x</sub>织构和多个横纵向均匀分布于SiC<sub>x</sub>织构中的硅量子点,构成了控制栅氧化层‑SiC<sub>x</sub>织构‑Si量子点‑SiC<sub>x</sub>织构‑隧穿氧化层双阶梯势垒电荷存储结构;所述隧穿氧化层的材料为SiO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>、Y<sub>2</sub>O<sub>3</sub>、La<sub>2</sub>O<sub>5</sub>、TiO<sub>2</sub>、HfO<sub>2</sub>和ZrO<sub>2</sub>中的一种,所述隧穿氧化层的厚度为2nm~9nm;所述控制栅氧化层的材料为SiO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>、Y<sub>2</sub>O<sub>3</sub>、La<sub>2</sub>O<sub>5</sub>、TiO<sub>2</sub>、HfO<sub>2</sub>和ZrO<sub>2</sub>中的一种,所述控制栅氧化层的厚度为6nm~30nm。 |
地址 |
430074 湖北省武汉市洪山区珞喻路1037号 |