发明名称 |
一种基于ZQ管脚的DRAM DDR校准电路及方法 |
摘要 |
本发明涉及一种基于ZQ管脚的DRAM DDR校准电路及方法,其中电路包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,参考电压提供电路产生参考电压,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8-12倍,ZQ管脚判断控制模块包括状态判断模块,PMOS管组位于外部电源VDD与ZQ管脚之间,比较器的负相输入端接参考电平,状态判断模块根据比较结果判断ZQ管脚的使用状态。为了解决现有的判断ZQ管脚使用状态的方法存在误判的技术问题,本发明是在现有的ZQ管脚使用状态校准电路中不用增加任何硬件,没有提供翻倍的面积和功耗去换取更大的对比范围。 |
申请公布号 |
CN105353245A |
申请公布日期 |
2016.02.24 |
申请号 |
CN201510785176.7 |
申请日期 |
2015.11.16 |
申请人 |
西安华芯半导体有限公司 |
发明人 |
王嵩 |
分类号 |
G01R31/00(2006.01)I;G01R31/02(2006.01)I |
主分类号 |
G01R31/00(2006.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
张倩 |
主权项 |
一种DRAM DDR ZQ管脚使用状态的检测电路,包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,所述参考电压提供电路产生参考电压VDD/2,其特征在于:PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‑12倍,所述ZQ管脚判断控制模块包括状态判断模块,所述PMOS管组的一端接外部电源VDD,所述PMOS管组的另一端与ZQ管脚连接后与比较器的正相输入端连接,所述比较器的负相输入端接参考电平,所述比较器的输出端输出比较结果给状态判断模块,所述状态判断模块根据比较结果判断ZQ管脚的使用状态。 |
地址 |
710055 陕西省西安市高新6路38号腾飞创新中心A座4层 |