| 主权项 |
一种记忆体装置，包含：一学习电路(training circuit)；一资料闪控(data strobe)传送路径，包含：一第一输入路径，包含一第一输入端，连接于该学习电路以及一外部资料闪控讯号源；以及一分支电路(tree circuit)，连接该第一输入路径之一第一输出端；复数资料传送路径，各包含：一第二输入路径，包含一第二输入端，连接于一外部资料讯号源，且该等资料传送路径至少其中之一的该第二输入路径的该第二输出端更连接至该学习电路；以及一可调延迟电路，连接于该第二输入路径之一第二输出端；复数资料闩锁电路，各连接至该等资料传送路径其中之一的该可调延迟电路以及该分支电路的复数输出端；以及一相位侦测电路，连接至该等资料传送路径其中之一的该可调延迟电路以及该分支电路的复数输出端；其中当该记忆体装置位于一学习模式，至少一该等资料传送路径系进行一学习程序，该学习电路系致能以产生一学习时脉讯号传送至该第一输入路径以及该第二输入路径，并更进一步传送至该分支电路以及该可调延迟电路，
以分别产生一第一时脉讯号以及一第二时脉讯号，其中该相位侦测电路侦测该第一时脉讯号以及该第二时脉讯号间的一相位差，并据以对该可调延迟电路之一延迟时间进行调整，直到该第一时脉讯号以及该第二时脉讯号同相；其中当该记忆体装置位于一运作模式，该学习电路系抑能，以使该第一输入路径接收一外部资料闪控讯号，以产生一资料闪控讯号传送至该分支电路，并使该第二输入路径接收一外部资料讯号，以产生一资料讯号传送至该可调延迟电路，其中各该等资料闩锁电路自该分支电路接收一分支资料闪控讯号，以对由该等资料传送路径其中之一的该可调延迟电路接收到的一延迟资料讯号进行闩锁。
|
