| 摘要 |
최적의 문턱 전압(Vt)을 갖는 p형, 실리콘 게르마늄(SiGe), 고유전막-금속 게이트, 금속 산화막 반도체 전계 효과 트랜지스터(PFET), 상기 PFET를 포함하는 상보성 금속 산화막 반도체(CMOS) 소자 및 상기 PFET와 CMOS 소자를 형성하는 방법의 실시예들이 개시된다. 상기 실시예들은 PFET의 음의 Vt를 선택적으로 조절하기 위하여(즉, PFET의 음의 Vt를 감소시키기 위하여) PFET의 고유전상수 게이트 유전막 물질에 음으로 대전된 이온, 예를 들면, 불소(F), 염소(Cl), 브롬(Br), 요오드 (I) 등을 주입한다. |
