| 摘要 |
L'invention concerne un procédé de minimisation de la tension de fonctionnement (Vdd) d'un point mémoire de type SRAM constitué de transistors NMOS (3) et PMOS (1) de type FDSOI, un caisson (31) dopé s'étendant sous une couche isolante (27) de la structure FDSOI, en regard des transistors, une tension de polarisation étant appliquée au caisson, le procédé consistant à ajuster la tension de polarisation en fonction de l'état du point mémoire. |
