抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法

摘要

本发明公开了一种抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。本发明通过在源区和隧穿结下方的体区之间插入绝缘层，而在源区和沟道之间的隧穿结处不插入绝缘层，从而有效抑制了小尺寸TFET器件体内的源漏直接隧穿泄漏电流，并同时能有效改善亚阈值斜率。且相应的器件制备方法与现有的CMOS工艺完全兼容。

主权项

一种隧穿晶体管，包括一个半导体衬底(1)、一个高掺杂源区(10)、一个低掺杂漏区(11)，一个栅介质层(3)和一个控制栅(4)，所述高掺杂源区(10)和沟道之间构成隧穿晶体管的隧穿结，隧穿结的厚度h为5‑10nm，其特征在于，隧穿结下方设有绝缘层(7)，绝缘层(7)位于高掺杂源区(10)和半导体衬底(1)之间，绝缘层(7)的厚度为50‑500nm，所述高掺杂源区(10)和低掺杂漏区(11)掺杂类型相反，对于N型晶体管，高掺杂P⁺源区的掺杂浓度为5×10¹⁹～1×10²¹cm^‑3，低掺杂N漏区的掺杂浓度为1×10¹⁸～1×10¹⁹cm^‑3；对于P型晶体管，高掺杂N⁺源区的掺杂浓度为5×10¹⁹～1×10²¹cm^‑3，低掺杂P漏区的掺杂浓度为1×10¹⁸～1×10¹⁹cm^‑3，所述半导体衬底(1)为轻掺杂，掺杂类型和高掺杂源区(10)掺杂一致，掺杂浓度小于1×10¹⁷cm^‑3。