发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:S101:提供包括半导体衬底、栅极和有源区的前端器件,形成层间介电层;S102:利用第一掩膜板在层间介电层上形成覆盖相邻有源区之间的至少部分区域的第一掩膜层;S103:利用第二掩膜板形成覆盖层间介电层且在相邻的有源区的上方具有开口的第二掩膜层,其中所述开口的至少一部分区域位于第一掩膜层的正上方;S104:利用第二掩膜层以及第一掩膜层对层间介电层进行刻蚀以形成预定图案,所述预定图案为所述第二掩膜层的图案减去其与所述第一掩膜层重叠的区域所对应的图案。该方法通过采用第一掩膜板与第二掩膜板配合来形成有源区接触孔,可以使构图工艺易于控制,有利于提高良率。 |
申请公布号 |
CN105336667A |
申请公布日期 |
2016.02.17 |
申请号 |
CN201410281295.4 |
申请日期 |
2014.06.20 |
申请人 |
中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司 |
发明人 |
余云初;沈忆华;傅丰华 |
分类号 |
H01L21/768(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
高伟;赵礼杰 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括半导体衬底的前端器件,在所述前端器件上形成层间介电层;步骤S102:利用第一掩膜板在所述层间介电层上形成作为切割掩膜的第一掩膜层;步骤S103:利用第二掩膜板在所述层间介电层上形成至少一部分区域与所述第一掩膜层重叠的第二掩膜层;步骤S104:利用所述第二掩膜层以及所述第一掩膜层对所述层间介电层进行刻蚀以形成预定图案,其中所述预定图案为所述第二掩膜层的图案减去其与所述第一掩膜层重叠的区域所对应的图案。 |
地址 |
100176 北京市大兴区北京经济技术开发区文昌大道18号 |