| 发明名称 | GPDSP中基于三级超前进位加法器的64位定点ALU电路 | ||
| 摘要 | 一种GPDSP中基于三级超前进位加法器的64位定点ALU电路，其包括ALU译码站、站间寄存器、通用寄存器RF和执行站，所述ALU译码站接收派发模块的指令信号，经过译码逻辑向通用寄存器RF发出读信号和读地址，读取原操作数；所述执行站接收到原操作数经过预处理逻辑，发送到IALU的运算核心与译码生成的指令选择信号、控制信号结合进行计算，计算完成后向通用寄存器RF或其他寄存器发出写信号、写地址和写数据；所述执行站把除饱和指令和LZD指令外的所有指令通过由64位三级先行进位加法器实现，并通过控制信号进行区分控制。本发明具有能降低面积开销、减少选择器、降低时序等优点。 | ||
| 申请公布号 | CN105335128A | 申请公布日期 | 2016.02.17 |
| 申请号 | CN201510727804.6 | 申请日期 | 2015.10.29 |
| 申请人 | 中国人民解放军国防科学技术大学 | 发明人 | 彭元喜;雷元武;汪峰;万江华;刘宗林;彭浩;徐恩;李振涛;扈啸;陈跃跃;孙海燕;马胜;陈胜刚;罗恒;吴家铸 |
| 分类号 | G06F7/57(2006.01)I;G06F9/30(2006.01)I | 主分类号 | G06F7/57(2006.01)I |
| 代理机构 | 湖南兆弘专利事务所 43008 | 代理人 | 周长清 |
| 主权项 | 一种GPDSP中基于三级超前进位加法器的64位定点ALU电路，其特征在于，包括ALU译码站、站间寄存器、通用寄存器RF和执行站，所述ALU译码站接收派发模块的指令信号，经过译码逻辑向通用寄存器RF发出读信号和读地址，读取原操作数；所述执行站接收到原操作数经过预处理逻辑，发送到IALU的运算核心与译码生成的指令选择信号、控制信号结合进行计算，计算完成后向通用寄存器RF或其他寄存器发出写信号、写地址和写数据；所述执行站把除饱和指令和LZD指令外的所有指令通过由64位三级先行进位加法器实现，并通过控制信号进行区分控制。 | ||
| 地址 | 410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院微电子与微处理器研究所 | ||