| 发明名称 | 用于FinFET器件制造的化学机械平面化方法 | ||
| 摘要 | 一种平面化方法包括在第一化学机械抛光步骤中对半导体晶片进行平面化，以去除覆盖层并将顶层平面化，在下伏层上方留下一厚度的顶层材料。在第二化学机械抛光步骤中对所述顶层材料进行平面化，以进一步去除所述顶层，并使第二材料和第三材料的下伏层暴露，使得所述顶层材料对所述第二材料、对所述第三材料的选择比介于约1:1:1至约2:1:1之间，以提供平面的形貌。 | ||
| 申请公布号 | CN103155111B | 申请公布日期 | 2016.02.17 |
| 申请号 | CN201180048141.5 | 申请日期 | 2011.10.03 |
| 申请人 | 国际商业机器公司;JSR株式会社 | 发明人 | J·B·常;L·查恩斯;J·E·康明斯;M·A·古罗恩;L·J·胡卡;D·科里;金野智久;M·克里希南;M·F·罗法洛;J·W·那拉克斯基;野田昌宏;D·K·潘尼加拉帕提;山中达也 |
| 分类号 | H01L21/304(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/304(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 于静;张亚非 |
| 主权项 | 一种平面化方法，包括：在第一化学机械抛光步骤中对半导体晶片进行平面化，以去除覆盖层并将顶层平面化，在下伏层上方留下一厚度的顶层材料；以及在第二化学机械抛光步骤中对所述顶层材料进行平面化，以进一步去除所述顶层，并使第二材料和第三材料的下伏层暴露，使得所述顶层材料对所述第二材料、对所述第三材料的选择比介于1:1:1至2:1:1之间，以提供平面的形貌。 | ||
| 地址 | 美国纽约 | ||