发明名称 コアレスマイクロエレクトロニクスデバイスパッケージへの第2デバイスの集積
摘要 The present disclosure relates to the field of fabricating microelectronic device packages and, more particularly, to microelectronic device packages having bumpless build-up layer (BBUL) designs, wherein at least one secondary device is disposed within the thickness (i.e. the z-direction or z-height) of the microelectronic device of the microelectronic device package.
申请公布号 JP5866441(B2) 申请公布日期 2016.02.17
申请号 JP20140517243 申请日期 2012.06.25
申请人 インテル コーポレイション 发明人 テー,ウォーン ホーン;グゼック,ジョン エス.
分类号 H01L23/12;B81B7/02;B81C3/00;H01L25/00 主分类号 H01L23/12
代理机构 代理人
主权项
地址