NON-VOLATILE STORAGE NAND STRING SELECT GATE VOLTAGE LOWERED DURING PROGRAMMING

摘要

비선택된 NAND 스트링의 선택 트랜지스터가 의도치 않게 턴온되는 것을 방지할 수 있는 기술이 개시된다. NAND 스트링의 선택 트랜지스터의 Vgs는 하나의 프로그래밍 펄스에서 다음 프로그래밍 펄스까지 수차례 감소될 수 있다. 선택 트랜지스터는 드레인측 선택 트랜지스터 또는 소스측 선택 트랜지스터일 수 있다. 프로그래밍이 진행됨에 따라 비선택된 NAND 스트링의 선택 트랜지스터의 Vgs가 점진적으로 감소되어 선택 트랜지스터가 의도하지 않게 턴온되는 것을 방지할 수 있게 된다. 그래서, 프로그램 혼란이 방지되거나 감소된다. Vgs는 선택 트랜지스터와 관련된 선택 라인에 더 낮은 전압을 인가함으로써 감소될 수 있다. 프로그래밍이 진행됨에 따라 비선택된 NAND 스트링과 관련된 비트 라인에 더 높은 전압을 인가하여 Vgs를 감소시킬 수 있다. 프로그래밍이 진행됨에 따라 공통 소스 라인에 더 높은 전압을 인가하여 Vgs를 감소시킬 수 있다.