发明名称 Wiring substrate manufacturing method thereof semiconductor device and manufacturing method thereof
摘要 본 발명은 섬유체에 관통 구멍을 뚫지 않고, 프리프레그의 내부에 도전영역을 형성하는 것을 과제로 한다. 시트형 섬유체의 양면에, 상기 시트형 섬유체의 내부까지 함침한 절연성 수지층과 상기 절연성 수지층에 둘러싸이는 영역에 형성된 관통 배선을 갖고, 상기 관통 배선은 상기 시트형 섬유체를 좁혀 상기 절연성 수지층의 양면에 도전성 재료가 노출되고, 상기 도전성 재료는 상기 시트형 섬유체의 내부까지 함침되어 있는 배선기판 및 그 제작방법 및, 또, 절연층의 표면에 범프가 노출된 집적 회로 칩을 갖고, 상기 범프가 상기 관통 배선과 접촉하도록, 상기 집적 회로 칩이 상기 수지 함침 섬유체 복합기판에 밀접되어 있는 반도체장치 및 그 제작방법에 관한 것이다.
申请公布号 KR101594316(B1) 申请公布日期 2016.02.16
申请号 KR20090050886 申请日期 2009.06.09
申请人 가부시키가이샤 한도오따이 에네루기 켄큐쇼 发明人 치다 아키히로;아오키 토모유키
分类号 B29C70/50;H05K3/46 主分类号 B29C70/50
代理机构 代理人
主权项
地址