低功率半导体电晶体结构及其制造方法

摘要

有关于一深空乏通道(DDC)设计的结构及其制造方法，允许基于CMOS的装置之σVT相较于知的基体效应CMOS减小且可允许通道区域中有掺杂物的FET之临界电压VT被设定得更加精确。DDC设计还可能具有比知的基体效应CMOS电晶体强的一基体效应，可允许明显地动态控制DDC电晶体之功耗。该半导体结构包括一类比装置及一数位装置，每一者均具有一磊晶通道层，其中一单闸极氧化层位于该数位装置之NMOS及PMOS电晶体元件之磊晶通道层上，且一双闸极氧化层及一三闸极氧化层中的一者位于该类比装置之NMOS及PMOS电晶体元件之磊晶通道层上。

主权项

一种用以制造具有界定于基体上之电晶体装置的积体电路的方法，其包含：形成用于一第一数位装置的一第一屏蔽层，该第一屏蔽层系置设于该第一数位装置之一第一闸极之下，该第一屏蔽层具有介于1x1018至1x1020个原子/cm3间的一第一掺杂浓度；形成用于一第二装置类型的一第二屏蔽层，该第二屏蔽层系置设于该第二装置类型之一第二闸极之下，该第二屏蔽层具有介于1x1018至1x1020个原子/cm3间的一第二掺杂浓度；执行一磊晶沈积以形成用于该第一数位装置及该第二装置类型的一公用磊晶层，该公用磊晶层系置设于该第一屏蔽层及该第二屏蔽层之上且与该第一屏蔽层及该第二屏蔽层邻近；保持该公用磊晶层之至少一部分作为用于该第一数位装置的一实质上未掺杂通道区域，该第一数位装置之该实质上未掺杂通道区域具有小于5x1017个原子/cm3的一第三掺杂浓度；及藉由蚀刻该公用磊晶层以形成一沟槽且在该沟槽中沈积一介电质而在该第一数位装置与该第二装置类型之间执行一浅沟槽隔离，该浅沟槽隔离系在形成该公用磊晶层后执行，其中该浅沟槽隔离延伸超过该第一屏蔽层及该第二屏蔽层。