发明名称 |
多阶层式平行多字元字串比对装置 |
摘要 |
多阶层式平行多字元字串比对装置,其具有:一规则电路,其具有复数个规则单元,各所述规则单元各具有以一AC-trie为基础所建立之一转移规则;一状态电路,与该规则电路耦接,用以决定复数个次态资料;以及一输出电路,与该规则电路耦接,用以决定复数个比对输出资料。
|
申请公布号 |
TWI521364 |
申请公布日期 |
2016.02.11 |
申请号 |
TW102113584 |
申请日期 |
2013.04.17 |
申请人 |
国立台湾大学 |
发明人 |
陈建吉;王胜德 |
分类号 |
G06F17/30(2006.01);G06F17/21(2006.01);G06F9/40(2006.01) |
主分类号 |
G06F17/30(2006.01) |
代理机构 |
|
代理人 |
林文烽 |
主权项 |
一种多阶层式平行多字元字串比对装置,其具有:一规则电路,其具有M个通用规则单元,各所述通用规则单元具有一字串输入端、N个现态输入端、L个次态输出端、以及K个比对输出端,其中,M、N、L、K均为正整数,L大于K,且N=L-K,且各所述通用规则单元各具有以一AC-trie为基础所建立之一转移规则;一状态电路,其具有L个第一优先权多工器及一第二优先权多工器,各所述第一优先权多工器具有M个第一输入端及一第一输出端,所述第二优先权多工器具有K+1个第二输入端及一第二输出端,其中第I个所述第一优先权多工器之第J个所述第一输入端系与第J个所述通用规则单元之第I个所述次态输出端耦接,J=1至M,I=1至L,I、J均为正整数,其中,第1至第L-K-1个所述第一优先权多工器之所述第一输出端系分别耦接至该规则电路之第1至第L-K-1个所述现态输入端;所述第二优先权多工器之第P个所述第二输入端系与第L-P+1个所述第一优先权多工器之所述第一输出端耦接,P=1至K+1,P为正整数,且所述第二优先权多工器之所述第二输出端系耦接至该规则电路之第L-K个所述现态输入端;以及一输出电路,其具有K个第三优先权多工器,各所述第三优先权多工器具有M个第三输入端及一第三输出端,其中第Q个所述第三优先权多工器之第R个所述第三输入端系与第R个所述规则单元之第Q个所述比对输出端耦接,R=1至M,且第Q个所述第三优先权多工器之所述第三输出端系用以提供一第Q个比对输出资料,Q=1至K,且Q、R均为正整数。
|
地址 |
台北市大安区罗斯福路4段1号 |