具低杂讯之输出缓冲电路

摘要

作提出一种新颖架构之具低杂讯的输出缓冲电路，其不但电路结构简单，并且也可有效防止接地弹跳(ground bounce)以及避免杂讯(noise)的发生，同时，亦可提升整个晶片之稳定度。该具低杂讯的输出缓冲电路主要系包含由一第一NMOS电晶体(M2)与一第一PMOS电晶体(M1)所组成的一CMOS反相器；一第-NPN电晶体(Q1)、一第二NPN电晶体(Q2)、以及一控制电路(1)。该控制电路(1)系连接于该CMOS反相器之输出与接地之间，且在该CMOS反相器中之该第-PMOS电晶体(M1)导通时，该控制电路(1)能导通一段预定之时间，俾藉此以吸走该第-PMOS电晶体(M1)之部份汲极电流，并使得该第-NPN电晶体(Q1)的基极电流减少，从而减少瞬间流经该第二NPN电晶体(Q2)之集极电流(即输出电流)，结果，输出电流的电流变化率变得较缓和，并且输出电流的最大值变得较小，因此不但可有效抑制接地端所感应之瞬间电位差，并且可避免接地电压位准的浮动以及杂讯的发生，同时亦可提升整个晶片之稳定度。

主权项

一种具低杂讯之输出缓冲电路，其包括：由一第一PMOS电晶体(M1)与一第一NMOS电晶体(M2)所组成的一CMOS反相器；由一第二PMOS电晶体(M11)、一第二NMOS电晶体(M12)与一延迟电路(11)所组成的控制电路(1)；以及由一第一NPN电晶体(Q1)与一第二NPN电晶体(Q2)所组成的电流放大器；其中，该CMOS反相器之该第一PMOS电晶体(M1)之闸极、源极与汲极系分别连接至一供提供一输入信号(IN)之输入端、一电源供应电压(VCC)与该第一NMOS电晶体(M2)之汲极，而该CMOS反相器之该第一NMOS电晶体(M2)之闸极、源极与汲极系分别连接至该供提供该输入信号(IN)之输入端、一接地电压与该第一PMOS电晶体(M1)之汲极；其中，该控制电路(11)之该第二PMOS电晶体(M11)之闸极、源极与汲极系分别连接至该供提供该输入信号(IN)之输入端、该CMOS反相器之输出、与该第二NMOS电晶体(M12)之汲极；该控制电路(1)之该第二NMOS电晶体(M12)之闸极、源极与汲极系分别连接至该延迟电路(11)之输出、该接地电压与该第二PMOS电晶体(M11)之汲极；该控制电路(1)之该延迟电路(11)系连接在该供提供该输入信号(IN)之输入端与该第二NMOS电晶体(M12)之闸极之间；其中，该电流放大器之该第一NPN电晶体(Q1)之基极端连接至该CMOS反相器之输出，并具有一集极端以及一射极端；该电流放大器之该第二NPN电晶体(Q2)之基极端连接至该第一NPN电晶体(Q1)之该射极端，
集极端连接至输出端子(OUT)而其射极端则连接至该接地电压。