电压位准转换器

摘要

作提出一种新颖之电压位准转换器，用以将一第一信号转换为一第二信号，其系由一振幅转换电路(1)以及一电源控制电路(2)所组成；该振幅转换电路(1)系用来做为电位转换之用；该电源控制电路(2)系设计成可因应不同操作模式而控制该第三节点(VH)之电压位准，亦即该电源控制电路(2)于对应之该控制信号(V(EN))为代表主动(active)模式时为逻辑低位准，而于待机(standby)模式时为逻辑高位准，俾藉此以于待机模式时，可有效降低漏电流(leakage current)；该第一电源电压系用以提供该电压位准转换器所需之第一高电位电压(VDDH)，而该第二电源电压系用以提供该电压位准转换器所需之第二高电位电压(VDDL)，该第二高电位电压(VDDL)之位准系小于该第一高电位电压(VDDH)之位准，该第一信号为介于0伏特及1.2伏特间的矩形波，而该第二信号则为介于0伏特及1.8伏特间的对应波形。

主权项

一种电压位准转换器，用以将一第一信号(V(IN))转换为一第二信号(V(OUT))，其包括：一第一节点(N1)，用以将一第一PMOS电晶体(MP1)的汲极、一第二PMOS电晶体(MP2)的闸极、一第一NMOS电晶体(MN1)的汲极、一第三NMOS电晶体(MN3)的汲极以及一第二NMOS电晶体(MN2)的闸极连接在一起；一第二节点(N2)，用以将一第二PMOS电晶体(MP2)的汲极、一第一PMOS电晶体(MP1)的闸极、一第二NMOS电晶体(MN2)的汲极、一第四NMOS电晶体(MN4)的汲极以及一第一NMOS电晶体(MN1)的闸极连接在一起；一第三节点(VH)，用以将一第三PMOS电晶体(MP3)的汲极、一第一PMOS电晶体(MP1)的源极以及一第二PMOS电晶体(MP2)的源极连接在一起；一第四节点(VL)，用以将一第一NMOS电晶体(MN1)的源极、一第二NMOS电晶体(MN2)的源极、一第三NMOS电晶体(MN3)的源极、一第四NMOS电晶体(MN4)的源极以及一第五NMOS电晶体(MN5)的汲极连接在一起；一第一输入端(IN)，耦接于该第三NMOS电晶体(MN3)的闸极，用以提供一第一信号(V(IN))；一第二输入端(INB)，耦接于该第四NMOS电晶体(MN4)的闸极，用以提供该第一信号(V(IN))的反相信号；
一控制输入端(EN)，耦接于该第三PMOS电晶体(MP3)的闸极以及该第一反相器(I1)，用以提供一控制信号(V(EN))；一输出端(OUT)，耦接于该第二节点(N2)，用以输出该第二信号(V(OUT))；一第一电源电压，用以提供电压位准转换器所需之第一高电位电压(VDDH)；一第二电源电压，用以提供电压位准转换器所需之第二高电位电压(VDDL)，该第二高电位电压(VDDL)之电位系小于该第一高电位电压(VDDH)之电位；一第一反相器(I1)，耦接于该控制输入端(EN)，用以接受该控制信号(V(EN))，并提供一个与该控制信号(V(EN))反相的信号；一第二反相器(I2)，耦接于该第一输入端(IN)，用以接受该第一信号(V(IN))，并提供一个与该第一信号(V(IN))反相的信号；一振幅转换电路(1)，耦接于该第三节点(VH)以及该第四节点(VL)，用来做为电位转换；以及一电源控制电路(2)，用以控制该第三节点(VH)之电压位准。