发明名称 一种分子尺度界面SiO<sub>2</sub>的形成和控制方法
摘要 一种分子尺度界面SiO<sub>2</sub>的形成和控制方法,主要包括:界面SiO<sub>2</sub>生长前的清洗方法;一种分子尺度超薄界面SiO<sub>2</sub>生长技术;热退火控制高K栅介质与界面SiO<sub>2</sub>反应,以进一步减薄界面SiO<sub>2</sub>;在工艺集成过程中严格防止氧的入侵方法。本发明能获得EOT小的优质高K栅介质膜,制备工艺简单可行,易于集成,与平面CMOS工艺兼容性好,能满足45纳米及以下技术代高性能纳米尺度CMOS金属栅/高K器件的应用需求。
申请公布号 CN103137460B 申请公布日期 2016.02.10
申请号 CN201110375162.X 申请日期 2011.11.23
申请人 中国科学院微电子研究所 发明人 徐秋霞;许高博
分类号 H01L21/283(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L21/283(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 周长兴
主权项 一种适用于CMOS金属栅/高K器件的分子尺度界面SiO<sub>2</sub>的形成和控制方法,其步骤如下:步骤1,清洗:分别在先栅工艺的局部氧化隔离或浅槽隔离完成后以及后栅工艺的假栅去净后,进行界面氧化层形成前的清洗,先采用常规方法清洗,然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡,去离子水冲洗,甩干后立即进炉;氢氟酸/异丙醇/水的体积比为0.15‑1.5%:0.01‑0.10%:1%;步骤2,界面层SiO<sub>2</sub>的形成:后栅工艺于500‑600℃,先栅工艺于600‑800℃下,在N<sub>2</sub>中30‑90秒快速热退火;步骤3,高介电常数(K)栅介质薄膜的形成:采用物理气相淀积或原子层淀积方法形成多种高K栅介质膜;步骤4,淀积高K介质后快速热退火:在N<sub>2</sub>中,后栅工艺于500‑600℃热退火30‑90秒,先栅工艺于800‑1000℃下热退火20‑40秒;步骤5,金属栅形成:采用物理气相淀积方法,利用磁控反应溅射淀积金属氮化物栅;步骤6,在金属栅上磁控反应溅射淀积势垒层;步骤7,对先栅工艺低压化学气相淀积多晶硅;对后栅工艺磁控溅射淀积低电阻率金属;步骤8,在栅光刻图形形成后,采用Cl基或F基或它们的混合气体进行等离子刻蚀分别形成多晶硅/金属栅/高K/界面SiO<sub>2</sub>叠层栅结构和金属栅/高K/界面SiO<sub>2</sub>叠层栅结构;步骤9,等离子化学气相淀积氮化硅,300‑400℃,厚度<img file="FDA0000867825740000011.GIF" wi="342" he="71" />步骤10,各向异性等离子刻蚀氮化硅形成氮化硅侧墙‑1;步骤11,对先栅工艺,在源漏延伸区注入和侧墙‑2形成后,进行源漏注入;步骤12,对先栅工艺,源漏激活热退火:在N<sub>2</sub>保护下,在950‑1050℃温度下快速热退火1至15秒;步骤13,接触和金属化:380‑450℃温度下,在合金炉内N<sub>2</sub>或N<sub>2</sub>+10%H<sub>2</sub>中合金退火。
地址 100029 北京市朝阳区北土城西路3号