三维叠层半导体结构及其制造方法

摘要

本发明公开了一种三维叠层半导体结构及其制造方法，该三维叠层半导体结构包括：交错叠层的多层氧化层和多层导电层；至少一接触孔垂直于该多层氧化层和该多层导电层设置，且接触孔延伸至导电层其中之一；形成于接触孔两侧的一绝缘层；和填充于接触孔内并与对应的该导电层连接的一导电物材料；其中，接触孔所对应的该导电层包括一金属硅化物；金属硅化物可以形成于对应的导电层的边缘或全部。对应的导电层除了金属硅化物外可以部分地或全面地形成有一导电材料，以与导电物材料连接。其中，接触孔所对应的该导电层的导电性高于其他导电层。三维叠层半导体结构可应用于例如三维快闪存储器的一扇出区域。

主权项

一种三维叠层半导体结构，包括：交错叠层的多层氧化层和多层导电层；至少一接触孔垂直于该多层氧化层和该多层导电层设置，且该接触孔延伸并停止于该多层导电层其中之一；一空腔，与该接触孔相通，通过移除与该接触孔对应的一导电层的至少一部分形成于对应的该导电层；一导电物材料，填充于该接触孔和该空腔内并与对应的该导电层连接；和一绝缘层，形成于该接触孔的两侧；其中，该接触孔所对应的该导电层的导电性高于其他导电层。