作为用于高压集成电路的编程元件的集成晶体管和反熔丝

摘要

一种半导体元器件，其在P型基底中包括N型阱区。MOSFET的源极区与所述阱区的边界横向分隔开，所述阱区包括所述MOSFET的漏极。所述MOSFET的绝缘栅极从所述源极横向延伸到至少刚越过所述阱区的边界。多晶硅层(其形成电容性反熔丝的第一板)与所述阱区的一个区域(其形成所述反熔丝的第二板)绝缘。通过在所述第一和第二电容性板两端施加足以损坏所述第二介电层的至少一部分的电压来编程所述反熔丝，从而使所述多晶硅层至所述HVFET的漏极短路。本摘要被提供用来允许检索人员或其他读者快速确定本技术公开文本的主题。

主权项

一种半导体元器件，包括：第一导电类型的基底；第二导电类型的第一阱区，其被布置在所述基底中；所述第一导电类型的第二阱区，其被布置在基底中，邻近于所述第一阱区；所述第二导电类型的第一区，其被布置在所述第二阱区中，一个沟道区将所述第一区与下述边界横向分隔开，所述边界为所述第一阱区与所述第二阱区邻接处，所述第一区包括MOSFET的源极；第一导电层，其通过第一介电层与所述基底的第一区域绝缘，所述第一介电层在沟道区上方从所述第一区横向延伸到至少刚越过所述边界，处于所述第一阱区的第一区域上方，所述第一导电层包括所述MOSFET的栅极，以及所述第一阱区包括所述MOSFET的漂移区；第二导电层，其通过第二介电层与所述第一阱区的第二区域绝缘，所述第一介电层和所述第二介电层在所述基底的表面处通过一个厚的介电层横向分隔开，所述第二导电层包括第一电容性板，所述第一阱区的第二区域包括第二电容性板，所述第一阱区的第三区域被布置在所述厚的介电层下方，所述第三区域分隔所述第一阱区的第一区域和第二区域；其中，通过在所述栅极上施加足以导通MOSFET的第一电压、以及在所述第一电容性板上施加足以损坏所述第二介电层的至少一部分的第二电压来编程所述半导体元器件，从而将所述MOSFET的源极电气连接至所述第一电容性板。