发明名称 |
一种延迟锁相环及其复位控制方法 |
摘要 |
本发明公开一种延迟锁相环及其复位控制方法,系统上电检测电路检测DRAM芯片上电时,发出系统上电信号给系统控制电路,系统控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定。本发明能够在DRAM初始化后进行读/写操作时,保证DLL能够被完全锁定,有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。 |
申请公布号 |
CN105321552A |
申请公布日期 |
2016.02.10 |
申请号 |
CN201510791126.X |
申请日期 |
2015.11.17 |
申请人 |
西安华芯半导体有限公司 |
发明人 |
刘成 |
分类号 |
G11C11/4063(2006.01)I;G11C7/10(2006.01)I |
主分类号 |
G11C11/4063(2006.01)I |
代理机构 |
西安通大专利代理有限责任公司 61200 |
代理人 |
徐文权 |
主权项 |
一种延迟锁相环,其特征在于,包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路;输入时钟信号线连接延迟链和鉴相器;延迟链的输出端连接输出时钟信号线;反馈电路的输入端连接延迟链的输出端,反馈电路的输出端连接鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接延迟链;系统上电检测电路的输出端连接系统控制电路的输入端,系统控制电路的输出端连接逻辑控制电路。 |
地址 |
710075 陕西省西安市高新6路38号腾飞创新中心A座4层 |