| 主权项 |
一种基于CMOS工艺的三值“与或”复合门电路TANDOR(Ternary AND‑OR)，其功能是实现四个三值变量的两次三值“与”运算和一次三值“或”运算于单个门电路中；所述三值“与或”复合门电路的输出信号Y在控制信号N1和N2的控制下形成，输出信号Y与控制信号N1和N2之间的CMOS电路连接为：两个栅极接控制信号N1的阈‑0.5的PMOS管和阈0.5的NMOS管分别记为pN1和nN1，两个栅极接控制信号N2的阈‑0.5的PMOS管和阈0.5的NMOS管分别记为pN2和nN2，所述pN2、pN1和nN1的源极分别接逻辑值2、逻辑值1和地，所述pN1的漏极与所述nN2的源极相接，所述pN2、nN2和nN1的漏极连接至所述输出信号Y；所述三值“与或”复合门电路的特征在于由四个输入信号A、B、C和D产生所述控制信号N1和N2的CMOS电路部分，其为一个单一的整体，其连接为：四个栅极接信号A、B、C和D的阈‑1.5的PMOS管分别记为p1、p2、p3和p4，四个栅极接信号A、B、C和D的阈‑0.5的PMOS管分别记为p5、p6、p7和p8，四个栅极接信号A、B、C和D的阈0.5的NMOS管分别记为n1、n2、n3和n4，四个栅极接信号A、B、C和D的阈1.5的NMOS管分别记为n5、n6、n7和n8；所述p1、p2、p5和p6的源极都接逻辑值2，所述p1和p2的漏极相接于结点s，所述p3和p4的源极相接于结点t，所述结点s和t相接在一起，所述p5和p6的漏极相接于结点h，所述p7和p8的源极相接于结点g，所述结点h和g相接在一起，所述n2、n4、n6和n8的源极都接地，所述n2、n4、n6和n8的漏极分别与所述n1、n3、n5和n7的源极相接，所述p3、p4、n1和n3的漏极都相接于所述控制信号N1，所述p7、p8、n5和n7的漏极都相接于所述控制信号N2。 |
