发明名称 一种自主仲裁的高速差分总线实现方法
摘要 本发明公开了一种自主仲裁的高速差分总线,采用非破坏性自主仲裁技术和总线流量管控及优先级管理技术,同时支持流模式和存储映像模式,支持总线广播和精确组播,非常适合对服务质量有要求的高速内部通信,并具有如下特点:1)实现真正的无源背板,系统扩展能力强;2)总线采用并行多点差分接口,时钟速率低,时序设计压力低;3)总线采用源同步模式,数据接收采用随路时钟;4)自主仲裁,不需要外部独立仲裁器;5)总线仲裁不会破坏当前帧结构;6)支持多个优先级;7)支持总线广播和精确组播;8)同时支持流模式和存储映像模式;9)数据分组描述符和数据使用同一个缓冲队列,管理简单;10)具备多主多从的突发业务传输能力。
申请公布号 CN105320632A 申请公布日期 2016.02.10
申请号 CN201510612332.X 申请日期 2015.09.23
申请人 南京磐能电力科技股份有限公司 发明人 庞吉耀
分类号 G06F13/40(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 南京纵横知识产权代理有限公司 32224 代理人 董建林
主权项 一种自主仲裁的高速差分总线实现方法,其特征在于:包括以下步骤,步骤(1),构建多个周边节点互联的PNB总线控制器,各PNB总线控制器连接在PNB总线上,各PNB总线控制器包括MLVDS总线收发器、总线发送模块、流量管理模块、多个发送优先级队列、多个接收优先级队列、接收地址识别及优先级分离模块、总线接收模块、中断管理逻辑单元和MCU接口单元,所述MLVDS总线收发器与PNB总线相连接,所述MLVDS总线收发器的接收数据输出端依次通过总线接收模块、接收地址识别及优先级分离模块与多个接收优先级队列相连接,多个接收优先级队列与MCU接口单元的接收数据输入端相连接,所述MCU接口单元与嵌入式系统内业务子卡的处理器相连接,所述MCU接口单元的发送数据输出端与多个发送优先级队列相连接,多个发送优先级队列均依次通过流量管理模块、总线发送模块与MLVDS总线收发器发送数据输入端相连接;所述总线发送模块、总线接收模块、接收地址识别及优先级分离模块还通过中断管理逻辑单元与MCU接口单元相连接;所述总线发送模块包括总线仲裁逻辑单元和总线发送逻辑单元,负责发送数据队列查询和总线仲裁及数据发送,所述总线接收模块包括总线接收逻辑单元和数据流模式识别管理单元;步骤(2),根据步骤(1)构建的PNB总线控制器,建立应用业务子卡后,将MLVDS总线收发器通过高速连接器与背板的差分总线相连接,将MCU接口单元与对应的业务子卡的处理器相连接,所述PNB总线控制器还通过背板连接系统级的总线参考时钟信号、全局复位信号及电源,构成多主多从的数据交换系统;步骤(3),当业务子卡的处理器有数据需要发送时,创建数据发送分组,并根据数据服务质量要求,将该分组写入PNB总线控制器的多个发送优先级队列,并更新队列写指针和对应的发送寄存器;步骤(4),PNB总线控制器在流量管理模块的控制下检查各发送优先级队列,一旦识别出待发送的数据分组后,启动总线发送模块内的总线仲裁逻辑单元申请占用总线;步骤(5),PNB总线控制器在申请占用总线成功后,启动总线发送模块内的总线发送逻辑单元,进行总线传送优先权裁决,发送当前最高优先级的数据分组,在总线传送结束后发送控制逻辑更新发送队列的读指针,并根据需要触发中断管理逻辑单元产生总线发送中断;步骤(6),处于监听状态的PNB总线控制器,在帧同步信号PNB_FS_IN的上升沿时,启动总线接收模块,把通过接收地址识别及优先级分离模块进行地址识别的分组按优先级写入不同的接收优先级队列,同时更新队列写指针,并根据需要触发中断管理逻辑单元产生接收中断;步骤(7),处于监听状态的业务子卡的处理器通过查询PNB总线控制器的接收状态或接收中断,根据优先级或中断处理接收队列内的数据,完成PNB总线上优先级数据接收。
地址 210032 江苏省南京市高新技术开发区磐能路6号