发明名称 带隙基准源电路
摘要 本发明公开了一种带隙基准源电路,包括:三个镜像电流支路、三个电阻、两个PNP晶体管和一个运算放大器;第二PNP晶体管的发射极面积为第一PNP晶体管的发射极面积的N倍;第一PNP晶体管不和电阻并联。三个镜像电流支路和电源电压之间都串联有本位晶体管。本位晶体管阈值电的接近零伏能使得三个镜像电流支路能够在电源电压上电后都导通,所以能够消除整体电路零电流的简并点;本发明采用单边旁路电阻,第一PNP晶体管不和电阻并联,使得第一PNP晶体管在对应的镜像电流支路导通后直接导通,所以能消三极管零电流的简并点;本发明电路只有一个稳定的工作点,不需要额外的启动电路,电路结构简单。
申请公布号 CN105320207A 申请公布日期 2016.02.10
申请号 CN201410632659.9 申请日期 2014.11.11
申请人 上海华虹宏力半导体制造有限公司 发明人 邵博闻;唐成伟
分类号 G05F3/26(2006.01)I 主分类号 G05F3/26(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 郭四华
主权项 一种带隙基准源电路,其特征在于,包括:三个镜像电流支路、三个电阻、两个PNP晶体管和一个运算放大器;所述三个镜像电流支路的电流大小成比例关系,第二PNP晶体管的发射极面积为第一PNP晶体管的发射极面积的N倍,N大于1;所述第一PNP晶体管的发射极和第一镜像电流支路的输出节点相连,所述第一PNP晶体管的集电极和基极都接地;第一电阻的第一端和所述第二镜像电流支路的输出节点相连,所述第一电阻的第二端和所述第二PNP晶体管的发射极相连,所述第二PNP晶体管的集电极和基极接地;第二电阻连接于第二镜像电流支路的输出节点和地之间;第三电阻连接于第三镜像电流支路的输出节点和地之间;所述第一镜像电流支路的输出节点连接所述运算放大器的一个输入端,所述第二镜像电流支路的输出节点连接所述运算放大器的另一个输入端;第三镜像电流支路的输出节点作为基准电压的输出端;在所述第一镜像电流支路和电源电压之间串联有第一本位晶体管,在所述第二镜像电流支路和电源电压之间串联有第二本位晶体管,在所述第三镜像电流支路和电源电压之间串联有第三本位晶体管,所述第一本位晶体管、所述第二本位晶体管和所述第三本位晶体管的栅极都连接所述运算放大器的输出端;所述第一本位晶体管、所述第二本位晶体管和所述第三本位晶体管的阈值电压接近零使得在所述电源电压上电后所述三个镜像电流支路都导通。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号
您可能感兴趣的专利