发明名称 |
AUTOMATICALLY PLACED-AND-ROUTED ADPLL WITH PWM-BASED DCO RESOLUTION ENHANCEMENT |
摘要 |
올 디지털 PLL(all digital phase-locked loop) 및 PLL을 제어하는 방법이 제공된다. 이 방법은 컨트롤러 및 시간 투 디지털 컨버터(TDC)에서 레퍼런스 신호(f)를 수신하는 단계로서, 컨트롤러 및 TDC가 복수의 튜닝 가능한 딜레이 엘리먼트에 연결되어 있는, 상기 단계; 복수의 튜닝 가능한 딜레이 엘리먼트에서 컨트롤러 및 펄스 폭 변조(PWM) 회로를 통해 제1 신호 입력을 수신하는 단계; PLL 출력(f)을 TDC에 제1 신호 입력을 적어도 부분적으로 기초로 하여 제공하는 단계; 및 레퍼런스 신호(f) 및 PLL 출력(f)을 기초로 하여 위상 오차 출력(Φ)을 발생시키는 단계를 포함하고, 위상 오차 출력(Φ)은 PLL 출력(f)을 제어하기 위해 컨트롤러에 피드백으로서 제공된다. |
申请公布号 |
KR20160013945(A) |
申请公布日期 |
2016.02.05 |
申请号 |
KR20157036232 |
申请日期 |
2014.05.31 |
申请人 |
THE REGENTS OF THE UNIVERSITY OF MICHIGAN |
发明人 |
FAISAL MUHAMMAD;WENTZLOFF DAVID D. |
分类号 |
H03L7/081;H03K5/00;H03K5/26;H03L7/099 |
主分类号 |
H03L7/081 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|