发明名称 |
碳化硅半导体器件 |
摘要 |
本发明涉及碳化硅半导体器件。提供了一种可用于在负载短路时抑制元件损坏的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极、源电极和漏电极。碳化硅层包括漂移区、体区和源极区。MOSFET被配置成使得在碳化硅层的厚度方向和体区中载流子的迁移方向上的横截面中、在源极区和源电极的接触宽度用n(μm)表示的情况下,并且在沟道区中形成反型层的导通状态下的MOSFET的导通电阻用R<sub>onA</sub>(mΩcm<sup>2</sup>)表示的情况下,关系表达式n<-0.02R<sub>onA</sub>+0.7成立。 |
申请公布号 |
CN105304702A |
申请公布日期 |
2016.02.03 |
申请号 |
CN201510434978.3 |
申请日期 |
2015.07.22 |
申请人 |
住友电气工业株式会社 |
发明人 |
内田光亮;日吉透 |
分类号 |
H01L29/772(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/772(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
李兰;孙志湧 |
主权项 |
一种碳化硅半导体器件,包括:碳化硅层,所述碳化硅层包括第一主表面和与所述第一主表面相反的第二主表面,所述碳化硅层包括:第一杂质区,所述第一杂质区具有第一导电类型,第二杂质区,所述第二杂质区与所述第一杂质区相接触,并且具有不同于所述第一导电类型的第二导电类型,以及第三杂质区,所述第三杂质区构成所述第一主表面的一部分,形成为使所述第二杂质区介于所述第三杂质区和所述第一杂质区之间,并且具有所述第一导电类型;栅极绝缘膜,所述栅极绝缘膜形成在所述第二杂质区上;栅电极,所述栅电极形成在所述栅极绝缘膜上;第一电极,所述第一电极在所述第一主表面中与所述第三杂质区相接触,并且被电连接到所述第三杂质区;以及第二电极,所述第二电极形成在所述第二主表面上,并且被电连接到所述碳化硅层,所述碳化硅半导体器件被配置成使得通过控制施加到所述栅电极的电压来控制在所述第一电极和所述第二电极之间的载流子的迁移,所述碳化硅半导体器件被配置成使得在下述情况下,关系表达式n<‑0.02R<sub>onA</sub>+0.7成立,所述情况是:在所述碳化硅层的厚度方向和所述第二杂质区中的所述载流子的迁移方向上的横截面中所述第三杂质区和所述第一电极的接触宽度用n(μm)表示,并且在导通状态下的所述碳化硅半导体器件的导通电阻用R<sub>onA</sub>(mΩcm<sup>2</sup>)表示。 |
地址 |
日本大阪府大阪市 |