发明名称 |
用于纳米管MOSFET的端接设计 |
摘要 |
本发明主要涉及半导体功率器件,功率器件的端接结构包括多个端接组,形成在第一导电类型的轻掺杂外延层中,在第二导电类型的重掺杂半导体衬底上方。每个端接组都包括一个形成在第一导电类型的轻掺杂外延层中的沟槽。沟槽所有的侧壁都被交替导电类型的多个外延层覆盖,多个外延层沉积在两个对边上,并且沟槽所有的侧壁都与作为第一导电类型的最深处导电类型的两个最里面外延层之间的中心缝隙填充层基本对称。 |
申请公布号 |
CN105304687A |
申请公布日期 |
2016.02.03 |
申请号 |
CN201510418871.X |
申请日期 |
2015.07.16 |
申请人 |
万国半导体股份有限公司 |
发明人 |
管灵鹏;马督儿·博德;哈姆扎·耶尔马兹;卡西克·帕德马纳班 |
分类号 |
H01L29/06(2006.01)I;H01L29/861(2006.01)I;H01L29/872(2006.01)I;H01L29/732(2006.01)I;H01L29/739(2006.01)I;H01L21/329(2006.01)I;H01L21/331(2006.01)I;H01L21/336(2006.01)I;H01L29/40(2006.01)I;H01L29/808(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/06(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
俞涤炯 |
主权项 |
一种设置在半导体晶片上的端接结构,其特征在于,所述端接结构包围着半导体功率器件的有源器件区,包括:多个形成在第一导电类型的轻掺杂外延层中的端接组,在第二导电类型的重掺杂半导体衬底上方,其中每个端接组都包括一个形成在第一导电类型的轻掺杂外延层中的沟槽,其中沟槽侧壁被多个交替导电类型的外延层覆盖,多个外延层设置在沟槽对边,并相对于设置在两个最深处导电类型的最里面的外延层之间的中间缝隙填充层基本对称。 |
地址 |
美国加利福尼亚州桑尼维尔奥克米德大道475号 |