发明名称 |
时钟生成电路 |
摘要 |
本发明提供的时钟生成电路能够以低功耗、高精度降低控制电路对时钟的振荡频率带来的影响,并且能够调整时钟的相位。本发明的时钟生成电路具备包含环状连接多个差分反相电路的环形振荡器的电压控制振荡电路,和将该多个差分反相电路中属于第一组的差分反相电路以外的属于第二组的差分反相电路的输出在预定期间控制为第一状态或第二状态的相位控制电路,其中,属于该第二组的差分反相电路在该第一状态下分别从第一差分输出端输出第一逻辑信号、从第二差分输出端输出第二逻辑信号,属于该第二组的差分反相电路在该第二状态下分别从该第一差分输出端输出该第二逻辑信号、从该第二差分输出端输出该第一逻辑信号。 |
申请公布号 |
CN105306050A |
申请公布日期 |
2016.02.03 |
申请号 |
CN201510431303.3 |
申请日期 |
2015.07.21 |
申请人 |
株式会社巨晶片 |
发明人 |
坪田英俊 |
分类号 |
H03L7/099(2006.01)I;H03L7/18(2006.01)I |
主分类号 |
H03L7/099(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
韩明星;金玉兰 |
主权项 |
一种时钟生成电路,其特征在于,具备:电压控制振荡电路,包含环状连接多个差分反相电路的环形振荡器;和相位控制电路,在预定期间将所述多个差分反相电路中属于第一组的差分反相电路以外的属于第二组的差分反相电路的输出控制为第一状态或第二状态,其中,属于所述第二组的差分反相电路在所述第一状态下从第一差分输出端输出第一逻辑信号,并且从第二差分输出端输出第二逻辑信号;属于所述第二组的差分反相电路在所述第二状态下从所述第一差分输出端输出所述第二逻辑信号,并且从所述第二差分输出端输出所述第一逻辑信号。 |
地址 |
日本大阪 |