三维叠层多芯片结构及其制造方法

摘要

本发明公开了一种三维叠层多芯片结构及其制造方法，该三维叠层多芯片结构，包括M个芯片、一第一导电柱与N个第二导电柱。每一芯片具有一共享连接区与一芯片引导块。芯片包括一基板及一图案化电路层。图案化电路设置于基板上，图案化电路层包括一有源元件、至少一共享导电结构与N个芯片启动导电结构。共享导电结构位于共享连接区，N个芯片启动导电结构位于芯片引导块。第一导电柱连接M个芯片的共享导电结构。每一第二导电柱连接N个芯片启动导电结构的其中之一。M个芯片的芯片引导块具有不同的导通状态，N大于1、M大于2，且M小于或等于2的N次方。

主权项

一种三维叠层多芯片结构，包括：M个芯片，每一芯片具有一共享连接区与一芯片引导块，且包括：一基板；及一图案化电路层，设置于该基板上，该图案化电路层包括一有源元件、至少一共享导电结构与N个芯片启动导电结构，该共享导电结构位于该共享连接区，该N个芯片启动导电结构位于该芯片引导块；一第一导电柱，连接该M个芯片的共享导电结构；以及N个第二导电柱，每一第二导电柱连接该N个芯片启动导电结构的其中之一；其中该M个芯片的芯片引导块具有不同的导通状态，N大于1、M大于2，且M小于或等于2的N次方。