一种功率半导体器件及其制造方法

摘要

本发明涉及半导体技术，具体的说是涉及一种功率半导体器件及其制造方法。本发明的一种功率半导体器件，其特征在于将第一类高压nLDMOS器件1、第二类高压nLDMOS器件2、第三类高压nLDMOS器件3、第四类高压nLDMOS器件4、第五类高压nLDMOS器件5、第六类高压nLDMOS器件6、低压NMOS器件7、低压PMOS器件8和低压NPN器件9集成于同一芯片上。本发明的有益效果为，衬底10上实现nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，为高压器件提供了低阻的导电通道，提高器件的电导率，大大降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明尤其适用于功率半导体器件及其制造。

主权项

一种功率半导体器件，包括半导体衬底(10)，其特征在于，所述半导体衬底(10)中集成了多个高压nLDMOS器件以及低压NMOS器件(7)、低压PMOS器件(8)和低压NPN器件(9)；多个高压nLDMOS器件之间通过金属前介质(11)和场氧化层(51)相互隔离；低压NMOS器件(7)、低压PMOS器件(8)和低压NPN器件(9)之间通过金属前介质(11)和场氧化层(51)相互隔离；低压NMOS器件(7)和相邻的高压nLDMOS器件间通过金属前介质(11)和场氧化层(51)相互隔离，所述金属前介质(11)设置在场氧化层(51)的上表面；所述多个高压nLDMOS器件包括6类高压nLDMOS器件，分别为第一类高压nLDMOS器件(1)、第二类高压nLDMOS器件(2)、第三类高压nLDMOS器件(3)、第四类高压nLDMOS器件(4)、第五类高压nLDMOS器件(5)和第六类高压nLDMOS器件(6)；所述第一类高压nLDMOS器件(1)包括P型体区(31)、n型漂移区(21)、n⁺漏区(82)、源极金属(901)和漏极金属(902)，P型体区(31)中设置有p⁺阱接触区(71)和n⁺源区(81)，n型漂移区(21)中设置有n型重掺杂层(201)、n型埋层(211)和p型降场层(301)，所述n型重掺杂层(201)设置在p型降场层(301)的上表面，n型埋层(211)设置p型降场层(301)的下表面；所述第二类高压nLDMOS器件(2)包括P型体区(32)、n型漂移区(22)、n⁺漏区(84)、源极金属(903)和漏极金属(904)，P型体区(32)中设置有p⁺阱接触区(72)和n⁺源区(83)，n型漂移区(22)中设置有p型降场层(302)和n型埋层(212)，所述n型埋层(212)设置在p型降场层(302)的下表面；所述第三类高压nLDMOS器件(3)包括P型体区(33)、n型漂移区(23)、n⁺漏区(86)、源极金属(905)和漏极金属(906)，P型体区(33)中设置有p⁺阱接触区(73)和n⁺源区(85)，n型漂移区(23)中设置有p型降场层(303)、n型重掺杂层(202)和n型埋层(213)，所述n型重掺杂层(202)设置在p型降场层(303)上方且n型重掺杂层(202)分为多段，所述n型埋层(213)设置在p型降场层(303)下方且n型埋层(213)分为多段；所述第四类高压nLDMOS器件(4)包括P型体区(34)、n型漂移区(24)、n⁺漏区(88)、源极金属(907)和漏极金属(908)，P型体区(34)中设置有p⁺阱接触区(74)和n⁺源区(87)，所述n型漂移区(24)中设置有p型降场层(304)和n型埋层(214)，所述n型埋层(214)设置在p型降场层(304)的下方且n型埋层(214)分为多段；所述第五类高压nLDMOS器件(5)包括P型体区(35)、n型漂移区(25)、n⁺漏区(810)、源极金属(909)和漏极金属(910)，P型体区(35)中设置有p⁺阱接触区(75)和n⁺源区(89)，所述n⁺漏区(810)设置在n型漂移区(25)中；所述第六类高压nLDMOS器件(6)包括P型体区(36)、n型漂移区(26)、n⁺漏区(812)、源极金属(911)和漏极金属(912)，P型体区(36)中设置有p⁺阱接触区(76)和n⁺源区(811)，所述n⁺漏区(810)设置在n型漂移区(25)中，第六类高压nLDMOS器件(6)中不包含场氧化层。