记忆体阵列电路

摘要

本发明揭示一种记忆体阵列电路。记忆体阵列电路包括多个记忆体单元，其中记忆体单元每一者包含储存装置及场效晶体管。储存装置包括顶部电极、底部电极及氧化物介电层。顶部电极由金属或金属氧化物介电质形成，连接至字符线。底部电极由金属形成，氧化物介电层置于顶部电极与底部电极之间。场效晶体管包括：栅极端子，经连接至底部电极；源极端子，经连接至接地线；以及漏极端子，经连接至位线。储存装置的电阻值可根据施加于字符线上的第一电压以及施加于位线上的第二电压加以调整。记忆体结构的简单使其更容易被整合至现有逻辑互补式金属氧化物半导体场效晶体管制程中且对嵌入式应用更为实用。

主权项

一种记忆体阵列电路，其特征在于，该记忆体阵列电路包含：多个记忆体单元，其中所述记忆体单元中的每一者包含：一储存装置，该储存装置包含：一顶部电极，经连接至一字符线，该顶部电极由金属或金属氧化物复合物或金属半导体复合物形成；一底部电极，该底部电极由金属或金属氧化物复合物或金属半导体复合物形成；以及一氧化物介电层，该氧化物介电层形成于该顶部电极与该底部电极之间；以及一场效晶体管，该场效晶体管包含：一栅极端子，经连接至该储存装置的该底部电极；一源极端子，经连接至一接地线；一漏极端子，经连接至一位线；以及一通道，位于该栅极端子和该源极端子和该漏极端子之间；其中该储存装置的电阻或导电率经配置以根据连接至记忆体单元的所述对应字符线、所述对应位线或所述对应接地线之间的电压差得以调整。