一种BCD集成器件及其制造方法

摘要

本发明涉及半导体集成电路制造领域，特别涉及一种BCD集成器件及其制造方法，用以解决现有技术中由于制作掩埋层和外延层的工艺成本很高，从而使其应用范围受到限制的问题。本发明实施例的方法包括：衬底、超高压nLDMOS、高压PMOS和低压NPN，其中超高压nLDMOS、高压PMOS和低压NPN位于衬底中。由于超高压nLDMOS、高压PMOS和低压NPN直接制作在衬底中的，不需要传统工艺中的外延层，从而降低了制造成本，提高了性价比，扩大了其应用范围，弥补了现有技术的不足。

主权项

一种双极型晶体三极管‑互补金属氧化物半导体场效应晶体管‑双扩散金属氧化物半导体场效应晶体管BCD集成器件的制造方法，其特征在于，该方法包括：在P型单晶衬底中形成超高压N型横向双扩散金属氧化物半导体场效应晶体管nLDMOS、高压P型金属氧化物半导体场效应晶体管PMOS和低压N型双极型晶体三极管NPN；其中，在P型单晶衬底中形成超高压nLDMOS、高压PMOS和低压NPN包括：在P型单晶衬底中形成第一深N阱、第二深N阱和第三深N阱；在所述第一深N阱中形成第一N阱，以及在所述第一深N阱之外形成第二N阱，在所述第一深N阱之外形成位于所述第一深N阱和所述第二N阱之间的第一P阱；在所述第二深N阱中形成第二P阱和第三N阱；在所述第三深N阱中形成第三P阱和第四N阱；在所述衬底表面的部分区域形成场氧化层，在未被所述场氧化层覆盖的衬底表面区域形成栅氧化层；在超高压nLDMOS的栅氧化层和场氧化层表面的部分区域以及高压PMOS的栅氧化层和场氧化层表面的部分区域形成多晶硅栅；在所述第一N阱中形成超高压nLDMOS的漏极的N+掺杂区，以及在所述第二N阱中形成超高压nLDMOS的源极的N+掺杂区，在所述第二P阱中形成高压PMOS的漏极的P+掺杂区，以及在所述第三N阱中形成高压PMOS的源极的P+掺杂区，以及在所述第三P阱中形成低压NPN的发射极的N+掺杂区和低压NPN的基极的P+掺杂区，以及在所述第四N阱中形成低压NPN的集电极的N+掺杂区。