发明名称 |
一种控制TS流接口输出码率的装置 |
摘要 |
本发明公开了一种控制TS流接口输出码率的装置,所述装置设置在TS流输入、输出接口之间,包括TS流接收模块,输入TS流码率监视模块,输出TS流时钟产生模块,TS流输出控制模块,所述装置接收TS流输出接口输出的TS包,并形成新的TS包的数据格式,在预设的延时时间内进行缓冲后,根据装置内部生成的新的TS流输出时钟输出TS流至TS流输入接口。本发明使得CAM可以控制TS流接口输出码率,且不需要STB等装置设置大量缓冲区,充分解决了STB与CAM之间的传输中断、传输抖动等问题。 |
申请公布号 |
CN105306987A |
申请公布日期 |
2016.02.03 |
申请号 |
CN201510692402.7 |
申请日期 |
2015.10.23 |
申请人 |
深圳国微技术有限公司 |
发明人 |
潘武聪;邓峰 |
分类号 |
H04N21/418(2011.01)I;H04N21/442(2011.01)I;H04N21/4385(2011.01)I |
主分类号 |
H04N21/418(2011.01)I |
代理机构 |
深圳市康弘知识产权代理有限公司 44247 |
代理人 |
胡朝阳;孙洁敏 |
主权项 |
一种控制TS流接口输出码率的装置,其特征在于,所述装置设置在TS流输入、输出接口之间,包括:TS流接收模块(201),用于接收TS流输出接口输出的TS包,记录每个TS包完全缓冲至所述装置内的时间信息;输入TS流码率监视模块(202),监视TS流输出接口输出的TS流码率时钟,提取TS流码率时钟相对于所述装置的系统时钟的平均分频系数;输出TS流时钟产生模块(205),包括可预设的最高输出TS流码率的分频系数下限值和最低输出TS码率的分频系数上限值;所述输出TS流时钟产生模块根据预设的最高输出TS流码率的分频系数下限值或者输入TS流码率监视模块提取的平均分频系数产生TS流输出时钟;TS流输出控制模块(203),包括可预设的固定延迟时间,所述TS流输出控制模块控制每个TS包在所述装置内以预设的固定延迟时间进行缓冲后,以所述TS流输出时钟的码率输出至TS流输入接口。 |
地址 |
518000 广东省深圳市南山区高新技术产业园南区高新南一道国微大厦二楼 |