一种高精度带隙基准电路

摘要

本发明涉及模拟集成电路技术领域，具体涉及一种高精度低功耗的带隙基准电路。本发明的带隙基准电路由自启动电路和带隙基准核心电路构成，启动电路的作用是防止带隙基准核心电路在上电时处于简并态而无法正常开启；在带隙基准核心电路中通过电阻匹配和环路设计，提高了PTAT电流的线性度，减小了嵌位运放的失调电压，提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。本发明尤其适用于带隙基准电路。

主权项

一种高精度带隙基准电路，其特征在于，该带隙基准电路由自启动电路和带隙基准核心电路构成；所述自启动电路由PMOS管MP1、MP2、MP3，三极管Q1、Q6、Q7，直流偏置电流源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置电流源的正极接MP1漏极与MP2漏极的连接点，其负极接地VSS；MP2的源极接电源VCC，其栅极与漏极互连，其栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电极接MP1的栅极；Q6的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发射极接Q7的集电极；Q7的基极与集电极互连，其发射极接地VSS；带隙基准核心电路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三极管Q2、Q3、Q4、Q5，电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，极性电容C1构成；其中，MP4的源极接电源VCC，其栅极接MP1栅极与Q1集电极的连接点，其漏极接MN1的栅极、MN2的栅极和MN5的漏极；MP6的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接MN2的漏极；MN1的漏极接电源VCC，其源极依次通过R1、R6、R7后接Q4的集电极；MN1源极与R1的连接点接Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF；R6与R7的连接点接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；MN5的漏极与栅极互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS；R1与R6的连接点依次通过R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接MN2的源极，其发射极接Q3的发射极并通过R9接地VSS；R4与Q3的集电极的连接点通过R5接Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。