用于在沟槽功率MOSFET中优化端接设计的不对称多晶硅栅极的制备方法

摘要

本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

主权项

一种形成在半导体衬底上的半导体器件，其特征在于，包括：一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及一个包围着所述有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述导电材料和所述的衬底材料之间，最里面的端接沟槽具有一个由所述导电材料制成的栅极部分，所述栅极部分的剖面面积小于所述有源区中的晶体管的所述栅极区的剖面面积，所述栅极部分与所述导电材料制成的一个屏蔽栅极区重叠，并且绝缘，所述屏蔽栅极区在有源区附近的所述最里面的端接沟槽底部，所述源极区和所述屏蔽栅极区电连接；端接区中所述的衬底材料的顶面至少下凹到所述的栅极部分的底部。