半导体结构

摘要

本发明公开一种半导体结构，包括一堆叠电容结构。堆叠电容结构包括一第一内金属层、一第一绝缘层、一第二内金属层、一第二绝缘层及一第三内金属层。第一内金属层包括一第一衬垫区邻近第一内金属层的一边缘。第一绝缘层设置于第一内金属层上且暴露第一衬垫区。第二内金属层设置于第一绝缘层上，第二内金属层包括一第二衬垫区邻近第二内金属层的一边缘。第二绝缘层设置于第二内金属层上且暴露第二衬垫区。第一衬垫区与第二衬垫区具有多个衬垫。第三内金属层覆盖第二内金属层，且包括至少一第一狭缝区。第一狭缝区对应于第二衬垫区，使第二衬垫区上的衬垫裸露。

主权项

一种半导体结构，包括：堆叠电容结构，包括：第一内金属层，包括第一衬垫区，邻近该第一内金属层的一边缘，该第一衬垫区具有多个衬垫；第一绝缘层，设置于该第一内金属层上且暴露该第一衬垫区；第二内金属层，设置于该第一绝缘层上，该第二内金属层包括一第二衬垫区邻近该第二内金属层的一边缘，该第二衬垫区具有多个衬垫；第二绝缘层，设置于该第二内金属层上且暴露该第二衬垫区；以及第三内金属层，覆盖该第二内金属层，该第三内金属层包括至少一第一狭缝区，该第一狭缝区对应于该第二衬垫区，使该第二衬垫区上的衬垫裸露。