发明名称 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
摘要 一种电容不匹配校正方法,用于逐渐逼近模拟至数字转换器,其包含至少一电容阵列。所述的校正方法包含以下步骤:首先,配置至少二个补偿电容,并从电容阵列中选择一电容作为待测电容;接着,控制电容阵列的电容端点及补偿电容端点的接点电位,并根据所决定的接点电位来输出第一比较电压;之后,根据第一比较电压以及第二比较电压来控制一连串的比较,以输出一连串相对应的数字位;最后,根据数字位来计算出校正值,以校正待测电容的电容值。
申请公布号 CN102970038B 申请公布日期 2016.02.03
申请号 CN201110259734.8 申请日期 2011.08.31
申请人 奇景光电股份有限公司 发明人 林进富
分类号 H03M1/10(2006.01)I;H03M1/12(2006.01)I 主分类号 H03M1/10(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 陈松涛;夏青
主权项 一种校正电容不匹配的逐渐逼近模拟至数字转换器(SAR ADC),包含:第一数字至模拟转换器(DAC),包含第一电容阵列以及至少二个第一补偿电容,其中所述第一电容阵列的电容值具有二进制权重,且所述多个第一补偿电容是二元扩展的;逐渐逼近式控制逻辑电路(SAR),用来从所述第一电容阵列中选择电容作为待测电容,而后控制所述第一电容阵列的电容端点及所述多个第一补偿电容端点的接点电位,并据以产生所述第一数字至模拟转换器的第一比较电压;比较器,耦接于所述第一数字至模拟转换器及所述逐渐逼近式控制逻辑电路之间,所述比较器根据所述第一比较电压以及第二比较电压输出比较结果;及数字校正电路,耦接于所述逐渐逼近式控制逻辑电路;其中,所述逐渐逼近式控制逻辑电路根据所述比较结果来控制一连串的比较,以输出一连串相对应的数字位,其中在一连串比较阶段时,所述逐渐逼近式控制逻辑电路根据所述比较结果来控制电容的接点电位,以控制所述第一比较电压及所述第二比较电压之间的差距逐渐逼近0,所述数字校正电路根据所述多个数字位来计算出校正值,以校正所述待测电容的电容值,其中所述数字校正电路判断若B4=B5=!B3,则计算所述校正值=‑(2*B1+B2),或判断若B1=B2=!B3,则计算所述校正值=(2*B4+B5),其中B1‑B5为所述数字位。
地址 中国台湾台南市