数据压缩编码的流水线并行加速方法及其系统架构

摘要

本发明公开了数据压缩编码的流水线并行加速方法及其系统架构，所述方法把数据压缩编码过程划分为7个可自由选择的环节；除了数据输入输出环节之外，中间的5个环节分别对应5个流水线部件；前后两个部件之间加入不同的数据缓冲区，形成1条编码流水线；每个数据缓冲区存放特定格式的中间数据，使编码流水线中的各部件能够并行处理，类似于CPU的并行流水线，从而提高编码的速度。本发明同时公开了数据压缩编码流水线的系统架构。本发明的方法、流水线系统及专用编码格式，能够在不影响压缩率的前提下，使数据压缩编码的速度比传统的单任务编码速度成倍数地提高。

主权项

一种数据压缩编码的流水线并行加速方法，其特征在于：把数据压缩编码过程划分为7个能自由选择的环节，依次是S0原始数据输入、S1预处理过滤、S2模式匹配、S3指令解析、S4概率统计预测、S5熵编码、S6压缩数据输出；7个环节之中的S1至S5分别对应5个流水线部件，依次是U1预处理过滤器、U2模式匹配编码器、U3指令解析器、U4概率预测器、U5熵编码器；5个流水线部件允许任意选择采用其中的2个以上，并将所采用的部件以任意次序组合，并相应加入不同的数据缓冲区，最终形成1条编码流水线；每个不同的数据缓冲区存放设定格式的中间数据，使编码流水线中的各部件即编码过程的各环节能够以并行流水线的方式对编码数据作并行处理，从而提高编码的速度；编码流水线用于数据的无损压缩，或者用于有损压缩末段的无损压缩部分，实现并行加速编码且压缩率不受影响。