| 摘要 |
메모리 디바이스 및 메모리 연산 방법이 기술된다. 일례의 메모리 시스템은 공통 도체 및 공통 도체와 결합된 복수의 메모리 셀을 포함한다. 메모리 시스템은 부가적으로는 제1 순시와 제2 순시 간 복수의 상이한 순시에서 복수의 상이한 메모리 상태 중 하나로 메모리 셀 중 상이한 셀을 제공하도록 구성된 액세스 회로를 포함한다. 액세스 회로는 메모리 셀을 하나의 메모리 상태로 제공하기 위해 제1 순시와 제2 순시 간, 하나의 메모리 상태에 대응하는, 전압 전위로 공통 도체를 유지하도록 더 구성된다. |
