发明名称 |
三维集成电路的设计支持装置及设计支持方法 |
摘要 |
提供一种在将多个半导体芯片层叠而成的三维集成电路的设计中,在发生了通孔的位置变更的情况下,也使得尽可能不发生其他部分的位置变更的三维集成电路的设计支持装置。设计支持装置(400)具备:TSV配置部(437),决定贯通一个半导体芯片而与其他半导体芯片连接的通孔的位置;TSV预留单元配置部(439),根据上述通孔的位置,决定作为配置上述通孔的预备的位置的预留单元的位置;以及掩模数据生成部(445),生成包括上述通孔的位置和上述预留单元的位置的布局数据。 |
申请公布号 |
CN102754102B |
申请公布日期 |
2016.02.03 |
申请号 |
CN201180008804.0 |
申请日期 |
2011.11.10 |
申请人 |
松下电器产业株式会社 |
发明人 |
森本高志;桥本隆 |
分类号 |
G06F17/50(2006.01)I;H01L21/82(2006.01)I;H01L21/822(2006.01)I;H01L27/04(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
黄剑锋 |
主权项 |
一种设计支持装置,支持将多个半导体芯片以层状排列而构成的三维集成电路的设计,其特征在于,具备:通孔配置机构,决定贯通第1半导体芯片而与第2半导体芯片连接的通孔的配置位置;预留单元配置机构,在第1半导体芯片中,根据上述通孔的上述配置位置,决定作为配置上述通孔的预备的配置位置的预留单元的配置位置;以及生成机构,生成包括上述通孔的配置位置和上述预留单元的配置位置的布局数据;在上述三维集成电路的设计中途发生上述通孔的配置位置的变更的情况下,新的通孔配置于上述预留单元的配置位置。 |
地址 |
日本大阪府 |